Skip to content
Snippets Groups Projects
Commit 43c16551 authored by joachim.schmidt's avatar joachim.schmidt
Browse files

Updated scalp_firmware firmware design.

parent 9bba0ed6
No related branches found
No related tags found
No related merge requests found
Showing
with 543 additions and 120 deletions
......@@ -15,7 +15,7 @@
# Tool version: 2019.2
# Description: Console color print utility
#
# Last update: 2020-10-13 13:10:02
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -17,7 +17,7 @@
# Tool version: 2019.2
# Description: Cleanup project directory
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -17,7 +17,7 @@
# Tool version: 2019.2
# Description: Create Vivado project
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -15,7 +15,7 @@
# Tool version: 2019.2
# Description: TCL script for re-creating Vivado project 'scalp_firmware'
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......@@ -80,6 +80,13 @@ add_files -fileset constrs_1 -norecurse $src_dir/constrs/scalp_firmware.xdc
print_status "VHDL 2008 mode configured for the file $j" "OK"
set_property is_enabled true [get_files $j]
}
set vhdl_ips_file_list [findFiles ${ip_dir}/scalp_packet_fifo_wrapper/src/hdl *.vhd]
add_files -norecurse $vhdl_ips_file_list
foreach j $vhdl_ips_file_list {
set_property file_type {VHDL 2008} [get_files $j]
print_status "VHDL 2008 mode configured for the file $j" "OK"
set_property is_enabled true [get_files $j]
}
set vhdl_ips_file_list [findFiles ${ip_dir}/scalp_aurora_phy/src/hdl *.vhd]
add_files -norecurse $vhdl_ips_file_list
foreach j $vhdl_ips_file_list {
......@@ -88,6 +95,7 @@ add_files -fileset constrs_1 -norecurse $src_dir/constrs/scalp_firmware.xdc
set_property is_enabled true [get_files $j]
}
read_ip ${ip_dir}/scalp_aurora_phy_rx_fifo/src/ip_core/axis_data_fifo/axis_data_fifo.xci
read_ip ${ip_dir}/scalp_packet_fifo_wrapper/src/ip_core/scalp_packet_fifo/scalp_packet_fifo.xci
read_ip ${ip_dir}/scalp_design_debug/src/ip_core/vio_status/vio_status.xci
read_ip ${ip_dir}/scalp_design_debug/src/ip_core/data_counter/data_counter.xci
read_ip ${ip_dir}/scalp_design_debug/src/ip_core/vio_axi_cnt_ctrl/vio_axi_cnt_ctrl.xci
......
......@@ -17,7 +17,7 @@
# Tool version: 2019.2
# Description: Export the hardware design to SDK
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -15,7 +15,7 @@
# Tool version: 2019.2
# Description: Export the hardware design to SDK
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -17,7 +17,7 @@
# Tool version: 2019.2
# Description: Generate bitstream file
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -17,7 +17,7 @@
# Tool version: 2019.2
# Description: TCL script used to generate bitstream file
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -17,7 +17,7 @@
# Tool version: 2019.2
# Description: Generate software application
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -17,7 +17,7 @@
# Tool version: 2019.2
# Description: TCL script used to generate software application
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -17,7 +17,7 @@
# Tool version: 2019.2
# Description: Load bitstream file
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -15,7 +15,7 @@
# Tool version: 2019.2
# Description: TCL script used to load FPGA bitstream
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -17,7 +17,7 @@
# Tool version: 2019.2
# Description: Load software application
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -15,7 +15,7 @@
# Tool version: 2019.2
# Description: TCL script used to load software application
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -17,7 +17,7 @@
# Tool version: 2019.2
# Description: Create Vivado project
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -15,7 +15,7 @@
# Tool version: 2019.2
# Description: Project management utilities
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
......@@ -15,7 +15,7 @@
# Tool version: 2019.2
# Description: TCL script creating aliases for Vivado project management scripts
#
# Last update: 2020-11-07 09:14:14
# Last update: 2020-11-08 11:36:32
#
##################################################################################
......
0% Loading or .
You are about to add 0 people to the discussion. Proceed with caution.
Please register or to comment